PAT-NO: JP410040144A DOCUMENT-IDENTIFIER: JP 10040144 A

TITLE: METHOD FOR ESTIMATING POWER CONSUMPTION FOR MICROPROCESSOR

PUEN-DATE: February 13, 1998

INVENTOR-INFORMATION:

name country

KAGESHIMA, ATSUSHI

ASSIGNEE-INFORMATION:

NAME COUNTRY
TOSHIBA CORP N/A

APPL-NO: JP08190456 **APPL-DATE:** July 19, 1996

INT-CL (IPC): G06F011/34 , G06F001/28 , G06F009/38 , G06F012/08

ABSTRACT:

PROBLEM TO BE SOLVED: To easily generate an instruction file to be used for the estimation of power consumption, and to easily estimate the power consumption of each instruction by calculating the power consumption of one instruction at the instruction cache miss and at the instruction cache hit from the power consumption in a prescribed cycle.

SOLUTION: An objective instruction for estimating power consumption is executed according to the flow of a pipe line by a microprocessor 3 equipped with an instruction cache 1 inside and a main memory 2 outside. An instruction file for the simulation of the power consumption comprises one file for repeatedly executing plural continuous objective instructions by a jump instruction. Then, a power consumption estimated value in the case of reading one instruction from the instruction cache 1 and executing it, and a power consumption estimated value at the item of reading one instruction from the main memory 2 and executing it are calculated, based on the power consumption in each prescribed cycle at the first round of execution of an instruction group.

COPYRIGHT: (C) 1998, JPO

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-40144

(43)公開日 平成10年(1998) 2月13日

(21)出願番号		特願平 8-190456		(71)出頭人	000003078 株式会社東芝				
				審査請求	未請求	請求項の数3	OL	(全	6 頁)
	12/08		. *		1/00	3 3 3 Z			
	9/38	380	7623-5B	12/	12/08	S			
	1/28				9/38	380	X		
G06F	11/34			G 0 6 F	11/34	;	S		
(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			;	技術表	示箇所

(22) 出顧日 平成 8 年 (1996) 7 月 19日 神奈川県川崎市幸区堀川町72番地 (72) 発明者 影島 淳

神奈川県川崎市幸区堀川町580番1号 株 式会社東芝半導体システム技術センター内


(74)代理人 弁理士 三好 秀和 (外3名)

(54) 【発明の名称】 マイクロプロセッサの消費電力見積もり方法

(57)【要約】

【課題】 この発明は、消費電力の見積もりに使用される命令ファイルが簡単で容易に作成できるマイクロプロセッサの消費電力見積もり方法を提供することを課題とする。

【解決手段】 この発明は、メインメモリ2又は命令キャッシュ1から命令を読み込んで実行処理するマイクロプロセッサ3,4において、消費電力を見積もる一命令を1回又は複数回連続して実行する命令群を繰り返して実行し、所定のサイクルの消費電力から命令キャッシュミス時と命令キャッシュヒット時の一命令の消費電力を求めるように構成される。



20

1

【特許請求の範囲】

【請求項1】 主記憶又は命令キャッシュから命令を読 み出してパイプライン処理により実行するマイクロプロ セッサにおいて、

消費電力を見積もる一命令を複数連続して実行する命令 群を少なくとも2巡繰り返して実行し、

前記命令群の1巡目ならびに2巡目のそれぞれの繰り返 し実行時における所定のサイクル範囲内において、前記 マイクロプロセッサの1サイクル毎の消費電力を求め、 前記命令群の1巡目の実行時における所定のサイクル範 10 囲において、前記1サイクル毎の消費電力を所定のサイ クル数加算して所定のサイクル数の消費電力を求め、 前記命令群の1巡目の実行時における前記所定のサイク ル数の消費電力ならびに前記命令群の2巡目の実行時に おける1サイクル毎の消費電力に基づいて、前記命令キ ャッシュから前記一命令を読み出して実行される場合 (キャッシュヒット時)の消費電力見積もり値と、前記 主記憶から前記一命令を読み出して実行する場合(キャ ッシュミス時)の消費電力見積もり値を求めることを特 徴とするマイクロプロセッサの消費電力見積もり方法。 【請求項2】 前記キャッシュヒット時の一命令当たり の消費電力見積もり値(Ph)は、前記命令群の繰り返 しにおける2巡目の繰り返しの所定の1サイクルの消費 電力値とし、

前記キャッシュミス時の一命令当たりの消費電力見積も り値(Pm)は、パイプラインの段数をPとし、キャッ シュミス時に前記主記憶から同時に前記命令キャッシュ に転送されて保持される命令数をIとし、同時に前記命 令キャッシュに転送されて保持される命令 I 個を実行す る時に発生するすべてのストール数をNとすると、 $Pm = \{1 巡目の(P+1) サイクル目から(I+N)\}$ サイクルの消費電力の和 > - { (I-1)×Ph } として求めることを特徴とする請求項1記載のマイクロ プロセッサの消費電力見積もり方法。

【請求項3】 主記憶又は命令キャッシュから命令を読 み出して実行するマイクロプロセッサにおいて、

消費電力を見積もる一命令を少なくとも2回繰り返して 実行し、

前記一命令の1回目ならびに2回目の実行時における所 定のサイクル範囲内において、前記マイクロプロセッサ 40 の1サイクル毎の消費電力を求め、

前記一命令の1回目の実行時における所定のサイクル範 囲において、前記1サイクル毎の消費電力を所定のサイ クル数加算して所定のサイクル数の消費電力を求め、 前記一命令の1回目の実行時における前記所定のサイク

ル数の消費電力ならびに前記一命令の2回目の実行時に おける1サイクル毎の消費電力に基づいて、前記命令キ ャッシュから前記一命令を読み出して実行される場合

(キャッシュヒット時)の消費電力見積もり値と、前記

ッシュミス時) の消費電力見積もり値を求めることを特 徴とするマイクロプロセッサの消費電力見積もり方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、主記憶又は命令 キャッシュから読み出されて実行される命令毎の消費電 力を見積もるマイクロプロセッサの消費電力見積もり方 法に関する。

[0002]

【従来の技術】近年、コンピュータ技術ならびに半導体 集積回路の飛躍的な発展により、電子機器、特にパーソ ナルコンピュータの小型化ならびに携帯化が進んでい る。このような傾向において、マイクロプロセッサの処 理スピードの向上とともに低消費電力化が極めて重要な 課題になっている。低消費電力化を達成するにあたって は、マイクロプロセッサを設計する際に消費電力を正確 に評価する必要がある。

【0003】従来では、例えば文献「Vivek Tiwari,Sha rd Malik, Andrew Wolfe: "PowerAnalysis of Embedded S oftware: A First Step towards Software PowerMinimi zation", IN IEEE-94, PP. 384-390(1994)」に記載されて いるように、ソフトウェアを含めたマイクロプロセッサ の消費電力評価方法が知られている。

【0004】この評価方法は、実際に命令がマイクロプ ロセッサで実行される際に、実行される命令の種類に着 目して消費電力を見積もる手法である。すなわち、マイ クロプロセッサで実行されるそれぞれ異なる命令毎に予 め消費電力を求めておき、マイクロプロセッサで実行さ れるプログラムのアセンブラ記述のレベルで、予め命令 30 毎に求めておいた消費電力をそれぞれの命令に適用して マイクロプロセッサでプログラムが実行された際の総消 費電力を見積もろうというものである。

【0005】このような手法において、マイクロプロセ ッサで実行されるそれぞれの命令の消費電力は、命令が 実行された時の消費電力をマイクロプロセッサに接続さ れた電力計によって求めていた。このため、命令キャッ シュを使用するマイクロプロセッサにおいて、キャッシ ュヒット時における消費電力と、キャッシュミス時の消 費電力を区別するために、両者の消費電力は同じ命令フ ァイルを使用して求めることができなかった。すなわ ち、キャッシュヒット時における消費電力と、キャッシ ュミス時の消費電力を求める場合には、図10に示すキ ャッシュミス時測定用の命令ファイル101と、図11 に示すキャッシュヒット時測定用の命令ファイル102 をそれぞれ個別に用意する必要があった。

【0006】このような命令ファイル101、102 は、マイクロプロセッサをキャッシュミス状態あるいは キャッシュヒット状態に設定する状態設定部103と、 消費電力を見積もろうとする対象命令を実行させる対象 主記憶から前記一命令を読み出して実行する場合(キャ 50 命令実行部104からなり、これらにより、消費電力の

測定時には、マイクロプロセッサをキャッシュミス状態 あるいはキャッシュヒット状態にして対象命令を極めて 長い間繰り返し実行させなければならなかった。このた め、命令ファイルが長大で複雑となり、命令ファイルを 容易に作成することができなかった。

【0007】また、シミュレーションによって命令毎の 消費電力を見積もる場合においても、上述した電力計を 用いて測定する実機測定の流れをくんで、図12に示す ように、図10及び図11に示す命令ファイルを単に一 体化した命令ファイル105を用いていたため、命令フ 10 ァイルが大規模化していた。

[8000]

【発明が解決しようとする課題】以上説明したように、 命令キャッシュを備えたマイクロプロセッサにおいて命 令単位で消費電力を求める従来の手法にあっては、マイ クロプロセッサを測定環境に設定して命令を実行させる 命令ファイルが長大かつ複雑となり、作成に時間と手間 がかかり、容易に作成することが困難であるという不具 合を招いていた。

【0009】そこで、この発明は、上記に鑑みてなされ 20 たものであり、その目的とするところは、消費電力の見 積もりに使用される命令ファイルを簡単に作成でき、か つ容易に命令毎の消費電力を見積もることができるマイ クロプロセッサの消費電力見積もり方法を提供すること にある。

[0010]

【課題を解決するための手段】上記目的を達成するため に、請求項1記載の発明は、主記憶又は命令キャッシュ から命令を読み出してパイプライン処理により実行する マイクロプロセッサにおいて、消費電力を見積もる一命 30 令を複数連続して実行する命令群を少なくとも2巡繰り 返して実行し、前記命令群の1巡目ならびに2巡目のそ れぞれの繰り返し実行時における所定のサイクル範囲内 において、前記マイクロプロセッサの1サイクル毎の消 費電力を求め、前記命令群の1巡目の実行時における所 定のサイクル範囲において、前記1サイクル毎の消費電 力を所定のサイクル数加算して所定のサイクル数の消費 電力を求め、前記命令群の1巡目の実行時における前記 所定のサイクル数の消費電力ならびに前記命令群の2巡 目の実行時における1サイクル毎の消費電力に基づい て、前記命令キャッシュから前記一命令を読み出して実 行される場合 (キャッシュヒット時) の消費電力見積も り値と、前記主記憶から前記一命令を読み出して実行す る場合(キャッシュミス時)の消費電力見積もり値を求 めることを特徴とする。

【0011】請求項2記載の発明は、請求項1記載の発 明において、前記キャッシュヒット時の一命令当たりの 消費電力見積もり値(Ph)は、前記命令群の繰り返し における2巡目の繰り返しの所定の1サイクルの消費電 力値とし、前記キャッシュミス時の一命令当たりの消費 50 ジスタ書き込みステージ(W)の5段のパイプラインス

電力見積もり値 (Pm) は、パイプラインの段数をPと し、キャッシュミス時に前記主記憶から同時に前記命令 キャッシュに転送されて保持される命令数を I とし、同 時に前記命令キャッシュに転送されて保持される命令 I 個を実行する時に発生するすべてのストール数をNとす ると、Pm={1巡目の(P+1)サイクル目から(I +N)サイクルの消費電力の和} - {(I-1)×P h}として求めることを特徴とする。

【0012】請求項3記載の発明は、主記憶又は命令キ ャッシュから命令を読み出して実行するマイクロプロセ ッサにおいて、消費電力を見積もる一命令を少なくとも 2回繰り返して実行し、前記一命令の1回目ならびに2 回目の実行時における所定のサイクル範囲内において、 前記マイクロプロセッサの1サイクル毎の消費電力を求 め、前記一命令の1回目の実行時における所定のサイク ル範囲において、前記1サイクル毎の消費電力を所定の サイクル数加算して所定のサイクル数の消費電力を求 め、前記一命令の1回目の実行時における前記所定のサ イクル数の消費電力ならびに前記一命令の2回目の実行 時における 1 サイクル毎の消費電力に基づいて、前記命 令キャッシュから前記一命令を読み出して実行される場 合 (キャッシュヒット時) の消費電力見積もり値と、前 記主記憶から前記一命令を読み出して実行する場合(キ ャッシュミス時)の消費電力見積もり値を求めることを 特徴とする。

[0013]

【発明の実施の形態】以下、図面を用いてこの発明の実 施の形態を説明する。

【0014】図1ならびに図2は請求項1又は2記載の 発明の一実施形態に係る消費電力見積もり方法を実施す るマイクロプロセッサのパイプラインの流れを示す図で ある。

【0015】この実施形態において、消費電力を見積も ろうとする対象命令は、図3に示すように内部に命令キ ャッシュ1を備え、外部にメインメモリ2を備えたマイ クロプロセッサ3、又は図4に示すように外部に命令キ ャッシュ1及びメインメモリ2を備えたマイクロプロセ ッサ4において図1又は図2に示すパイプラインの流れ にしたがって実行処理され、消費電力をシミュレーショ ンするための命令ファイルは、図5に示すように、複数 の連続した対象命令をジャンプ命令により繰り返し実行 する1つのファイルから構成されている。なお、図5に 示す命令ファイルの連続した対象命令の数は、図3又は 図4に示す命令キャッシュ1に格納できる命令数の範囲 内で設定される。

【0016】ここで、図3に示すマイクロプロセッサ3 又は図4に示すマイクロプロセッサ4は、フェッチステ ージ (F)、デコードステージ (D)、演算ステージ (E)、データキャッシュアクセスステージ(M)、レ

テージにより命令を実行し、1つのステージが1サイク ルで終了するものとし、命令のキャッシュミス時にはメ インメモリ2から4つの命令を同時に2サイクルかけて 読み込むものとし、キャッシュミス時のデコードストー ルをDs とする。

【0017】このような構成において、ジャンプ命令に よって繰り返し実行される図5に示す複数の対象命令 は、1巡目の実行時に図6に示すように命令キャッシュ 1には格納されておらず、メインメモリ2にすべて格納 されているため、必ず4命令おきにキャッシュミスが発 10 生する。すなわち、1巡目の実行時には、図1に示すよ うに、まずキャッシュミスが生じ、4つの対象命令が外 部のメインメモリ2から命令キャッシュ1に転送されて 格納され、最初の対象命令に続く3つの対象命令は命令 キャッシュ1からマイクロプロセッサに読み込まれてキ ャッシュヒットとなる。その後、これと同じように初め にキャッシュミスが生じ続いて3つのキャッシュヒット が発生するパターンが繰り返される。

【0018】対象命令は、キャッシュミス時には図1に 示すように、フェッチステージ(F)、デコードストー ル (Ds)、デコードステージ (D)、演算ステージ (E)、データキャッシュアクセススステージ(M)、 レジスタ書き込みステージ (W) のパイプラインの流れ を進んで実行処理される。一方、キャッシュヒット時に は図1に示すように、フェッチステージ(F)、デコー ドステージ(D)、演算ステージ(E)、データキャッ シュアクセススステージ (M)、レジスタ書き込みステ ージ(W)のパイプラインの流れを進んで実行処理され る。したがって、マイクロプロセッサは、図1に示すよ うなパイプラインの流れにしたがって動作することにな 30

【0019】次に、図5に示す命令群の2巡目の実行時 には、図7に示すように1巡目に実行された時と同じ順 序で対象命令が格納されているので、すべてキャッシュ ヒットとなる。すなわち、2巡目の対象命令はすべてフ ェッチステージ(F)、デコードステージ(D)、演算 ステージ(E)、データキャッシュアクセススステージ (M)、レジスタ書き込みステージ(W)の順序でパイ プラインを流れて実行処理される。したがって、マイク ロプロセッサは、図2に示すようなパイプラインの流れ 40 にしたがって動作することになる。

【0020】このような対象命令の実行処理において、 キャッシュヒット時の消費電力を求める場合には、図2 に示すパイプラインの流れにおいて、6サイクル目から 9サイクル目の4 (同時に外部のメインメモリ2から命 **令キャッシュ1に転送されて格納される命令数)サイク** ル分に注目して抜き出し、図2に示す斜線部分のステー ジを上部の破線部分に移動させると、図8に示すように なる。

【0021】図8において、キャッシュヒット時に対象 50 し、かつキャッシュミスが1回発生することになるの

6

命令が実行されるために必要な、フェッチステージ (F)、デコードステージ(D)、演算ステージ (E)、データキャッシュアクセススステージ(M)、 レジスタ書き込みステージ (W) の5段のステージが各 サイクル毎に発生することが分かる。すなわち、注目し た4サイクルでは4つの命令が実行されたことになる。 言い換えれば、1サイクルで1命令が実行されたことに なる。したがって、この4サイクルの期間のいずれかの 1サイクルの消費電力を求めれば、求めた消費電力が、 1つの対象命令が命令キャッシュ1からマイクロプロセ ッサに読み込まれて実行処理された時の消費電力値とな る。

【0022】一方、キャッシュミス時の消費電力を求め る場合には、図1に示すパイプラインの流れにおいて、 5(パイプラインの段数)+1=6サイクル目から、4 (キャッシュミス時にメインメモリ2から命令キャッシ ュ1に一度に転送される命令数)+1(同時に命令キャ ッシュ1に転送されて保持される命令4個を実行する時 に発生するトータルのストール数)の5サイクルに注目 して抜き出し、図1に示す斜線部分のステージを上部の 破線部分に移動させると、図9に示すようになる。

【0023】図9において、対象命令が実行されるため に必要な、フェッチステージ(F)、デコードステージ (D)、演算ステージ(E)、データキャッシュアクセ ススステージ (M)、レジスタ書き込みステージ (W) の5段のステージが4つと、キャッシュミス時に対象命 令が実行されるために必要な、デコードストールステー ジ(Ds)が1つ発生することが分かる。すなわち、注 目した5サイクルでは、1つのキャッシュミスと3つの キャッシュヒットが発生すしていることになる。

【0024】したがって、対象命令のキャッシュヒット 時の消費電力は上述したようにして求められるので、注 目した5サイクルのマイクロプロセッサの消費電力を求 めれば、対象命令のキャッシュミス時の消費電力値は、 {(5サイクルの消費電力の和)-(キャッシュヒット 時の消費電力)×3~として求めることができる。 【0025】このような手法は、マイクロプロセッサの

パイプラインの段数をP、キャッシュミス時のメインメ モリから命令キャッシュに一度に転送される命令数を I、同時に命令キャッシュに転送されて保持される命令 I 個を実行する時に発生するトータルのストール数をN とした一般的な場合においても適用できる。

【0026】すなわち、キャッシュヒット時の消費電力 は、2巡目の繰り返し実行時における(P+1)サイク ル目以降の1サイクルの消費電力として求められ、キャ ッシュミス時の消費電力は、Iサイクル毎にキャッシュ ミスが発生し、キャッシュミス時のストールサイクルは Nとなり、(P+1)サイクル目から(I+N)サイク ルの間に対象命令のキャッシヒットが(I-1)回発生

7

で、対象命令のキャッシュミス時の消費電力値は、 {1 巡目の (P+1) サイクル目から (I+N) サイクルの 消費電力の和 - { (キャッシュヒット時の消費電力) ×I } として求めることができる。

【0027】このように、図5に示す命令ファイルを実 行した際のマイクロプロセッサの所定のサイクルの消費 電力をシミュレーションによって求めることにより、命 令単位で消費電力が求められるので、消費電力を見積も るための命令ファイルが従来に比べて簡単で規模も小さ くなり、命令ファイルを作成するための手間や時間を大 10 幅に削減することができる。

【0028】なお、上記実施形態においては、パイプラ イン処理により命令を実行処理する場合について説明し たが、パイプラインを使用せずに命令を実行処理する場 合でも本発明は適用することが可能であり、このような 場合には、1つの対象命令をジャンプ命令等の繰り返し 命令により少なくとも2回繰り返して実行するようにす れば、上述したと同様に対象命令のキャッシュミス時と キャッシュヒット時の消費電力を求めることができ、上 記実施形態と同様に命令ファイルを簡単にすることがで 20

[0029]

【発明の効果】以上説明したように、この発明によれ ば、消費電力を見積もる一命令を1回又は複数回連続し て実行する命令群を繰り返して実行し、所定のサイクル の消費電力から命令キャッシュミス時と命令キャッシュ ヒット時の一命令の消費電力を求めるようにしたので、 消費電力を求める命令ファイルを簡単で小さくすること が可能となり、命令ファイルを作成するための手間や時 間が削減され、容易に命令ファイルを作成することがで 30 3,4 マイクロプロセッサ

きる。

【図面の簡単な説明】

【図1】請求項1又は2記載の発明の一実施形態に係わ るマイクロプロセッサのパイプライン処理の流れを示す 図である。

8

【図2】請求項1又は2記載の発明の一実施形態に係わ るマイクロプロセッサのパイプライン処理の流れを示す 図である。

【図3】請求項1又は2記載の発明の一実施形態に係わ るマイクロプロセッサの構成を示す図である。

【図4】請求項1又は2記載の発明の一実施形態に係わ るマイクロプロセッサの他の構成を示す図である。

【図5】命令ファイルの構成を示す図である。

【図6】命令キャッシュの内部状態を示す図である。

【図7】命令キャッシュの内部状態を示す図である。

【図8】図2に示すパイプライン処理の流れの一部を抜 粋して変形したものを示す図である。

【図9】図1に示すパイプライン処理の流れの一部を抜 粋して変形したものを示す図である。

【図10】命令キャッシュミス用の従来の命令ファイル の構成を示す図である。

【図11】命令キャッシュヒット用の従来の命令ファイ ルの構成を示す図である。

【図12】命令キャッシュミス用と命令キャッシュヒッ ト用の命令ファイルが一体化された従来の命令ファイル の構成を示す図である。

【符号の説明】

- 1 命令キャッシュ
- 2 メインメモリ

【図1】 【図2】 【図8】 19692 WFDE MWFD 命令(ミス) F Ds D E M W FDEMW 合会 EMWF EMW FDEMW FD ሰብ 命令(い) DEMW DEMW FDEM ልሩን(৮৮) 命令 FDE DEM F D Ε 604(t+1) 命令 DS D E DEMW ሰብ(፤አ) 会会 FDEM ልቀ 命令(し) MW 命令(t+1) 命令 EMW n 命令(t+1) 命令 FDSDEMW E М 命令 **ሴ** ሰ(३३) DEMW

